【導讀】我們討論了如何使用抖動來通過打破量化誤差和輸入信號之間的統計相關性來提高理想量化器的性能。所謂理想，是指 ADC 傳遞函數具有統一的階躍。換句話說，理想的 ADC 具有零 DNL 誤差。這種抖動應用在需要高SFDR 的無線電接收器中尤為重要。
我們討論了如何使用抖動來通過打破量化誤差和輸入信號之間的統計相關性來提高理想量化器的性能。所謂理想，是指 ADC 傳遞函數具有統一的階躍。換句話說，理想的 ADC 具有零 DNL 誤差。這種抖動應用在需要高SFDR 的無線電接收器中尤為重要。
在本文中，我們將討論抖動的另一個重要應用，即改進真實世界 A/D 轉換器的 SFDR，例如 AD6645，它會出現 DNL 錯誤。這種抖動應用在當今需要高 SFDR 的無線電接收器中尤為重要。
ADC 靜態和動態線性度
在開始之前，讓我們首先快速回顧一下提高 ADC 線性度的主要限制。盡管 ADC 使用不同的架構和電路實現，但它們有兩個主要的非線性源：采樣保持 (S/H) 電路和 ADC 的編碼器部分。S/H 非線性部分源于這樣一個事實，即它具有有限的轉換速率，并且當輸入是具有大振幅的高頻信號時，可能無法足夠快地跟隨輸入。缺乏表現出足夠轉換率的 S/H 是許多 ADC 無法提供高于幾兆赫信號帶寬的高 SFDR 的一個關鍵原因。這也解釋了為什么 S/H 的非線性與頻率有關。S/H 在確定 ADC 的動態（或 AC）線性度方面起著關鍵作用。
另一個非線性源是 ADC 編碼器部分。對于給定的 ADC 相位，編碼器部分主要處理直流信號，因為它位于 S/H 之后。因此，編碼器非線性會導致系統的靜態（或直流）非線性。理想情況下，非線性成分不會隨頻率變化。靜態非線性的特征在于ADC 傳遞函數中的DNL 和INL（積分非線性）誤差。術語“靜態非線性”可能用詞不當，因為這種非線性成分不僅影響直流信號，而且在處理交流信號時還會降低線性度。
請注意哪種非線性類型占主導地位！
本文要記住的另一件重要事情是，對于許多 ADC，S/H 是非線性的主要。在這種情況下，諧波失真性能會隨著輸入接近奈奎斯特頻率而迅速下降。如果 S/H 是限制因素，則無法通過外部方式顯著改善 ADC 線性度。但是，某些 ADC 專門設計有寬帶、高線性度的前端。這使得編碼器部分成為非線性的主要。對于此類 ADC，我們可以使用抖動技術來改善 ADC SFDR。在研究這種抖動應用之前，讓我們仔細看看 ADC 靜態傳遞函數引入的非線性誤差。
傳遞函數非線性——確定性誤差
為了更好地理解靜態非線性，我們將以圖 1 所示的傳遞函數引入的非線性誤差為例進行研究。
圖 1. 引入非線性誤差的傳遞函數示例 [點擊圖片放大]。
上圖中的紅色曲線表示非線性 4 位 ADC，而藍色曲線表示理想的 4 位響應。如果我們使用上述特性曲線將以 4 MHz 采樣的 1.11 kHz 正弦波數字化，我們將獲得圖 2 中的以下波形。
圖 2.以 4 MHz 采樣的數字化 1.11 kHz 正弦波的波形 [單擊圖像放大]。
在圖 2 中，綠色曲線顯示輸入，而藍色和紅色曲線分別是理想和非線性傳遞函數的輸出。通過從紅色曲線中減去藍色曲線，我們可以確定非理想響應引入的非線性誤差。這由圖 3 中的紅色曲線顯示。
圖 3. 顯示非理想響應引入的非線性誤差的圖 [單擊圖像放大]。
傳遞函數非線性引入的誤差是確定性誤差。這意味著，對于給定的輸入電壓，誤差始終相同。例如，參考圖 1，我們觀察到 6 LSB（有效位）的輸入總是導致比理想值高 3 LSB 的輸出。這種確定性行為在輸入和錯誤之間建立了相關性。如果輸入處于特定頻率，我們預計誤差在與輸入相關的某些特定頻率處具有很強的頻率分量。
圖 3 可以幫助您更好地理解這種情況。在這種情況下，誤差波形不完全是周期性的；但是，錯誤的整體形狀似乎會以規律的方式重復出現。即，輸入信號在一個周期內有兩次重復。這表明誤差在輸入的二次諧波處具有很強的分量。為了更好地形象化這一點，該圖還繪制了 2.22 kHz（二次諧波）的正弦波。如您所見，正弦波近似于誤差波形整體形狀的趨勢。
對非線性響應輸出進行快速傅里葉變換 (FFT)，我們得到圖 4 中的頻譜，其中僅顯示 DC 至 50 kHz 范圍。
圖 4. 顯示從 DC 到 50 kHz 范圍內的非線性響應輸出的繪圖 [單擊圖像放大]。
FFT 結果證實二次諧波是非線性響應的主要頻率分量。值得一提的是，主要諧波分量的頻率取決于 ADC 的 INL 形狀。對于圖 1 所示的非線性（有時稱為弓形 INL），二次諧波是主要諧波。對于 S 形 INL，三次諧波是誤差的主要頻率分量。有關 INL 形狀對 D/A 轉換器（DAC 或數模轉換器）頻譜的影響的討論，請參閱本文。
打破 ADC 誤差與輸入之間的相關性
如果我們向輸入添加一個相對較大的隨機信號，使 ADC 的整體輸入以不可預測的方式在ADC 傳遞函數的不同階躍之間變化，我們可以在一定程度上減少確定性失真。這個概念如圖 5 所示。
圖 5. 顯示 ADC 傳遞函數階躍期間 ADC 輸入變化的基本圖。圖片由Analog Devices提供
添加隨機信號（或抖動信號）后，給定的輸入并不總是轉換為相同的輸出電平。因此，即使輸入不變，誤差也會隨時間變化。例如，考慮將 6 LSB 的輸入應用于圖 1 中的傳遞函數。如果沒有抖動，誤差始終為 3 LSB。現在考慮抖動的情況。假設抖動信號偶爾等于 2 LSB。在 2 LSB 處，非線性誤差變為零。由于誤差在 0 和 3 LSB 之間變化，因此與未抖動情況相比，誤差平均值有所降低。這個簡單的例子展示了抖動如何消除輸入和非線性誤差之間的相關性，從而減少確定性失真。抖動通過使轉換器的 DNL 誤差離域或隨機化來實現這一點。
通信系統抖動技術
抖動技術在通信系統中特別有用。對于許多通信應用，輸入可以是遠低于 ADC 滿量程的小信號。這個小信號使用相對少量的 ADC 代碼。如果這些代碼表現出較大的 DNL 誤差，則輸出將包含顯著的諧波失真。
請注意，對于滿量程（或大）信號，DNL 誤差在某種程度上是固有平均的。原因是大信號會執行 ADC 的所有代碼。因此，當信號幅度降至低于滿量程值 20 dB 時，具有 88 dBFS 滿量程 SFDR 的 ADC 可能僅提供 80 dBFS 的 SFDR。在這種情況下，抖動技術可能有助于我們在低信號水平下保持 ADC 的 SFDR 性能。應該注意的是，由于輸入電平很小，我們可以將抖動信號添加到輸入而不會過度驅動 ADC。
ADC 噪聲——我們不是在丟失信息嗎？
你可能會問：我們在輸入信號中加入比較大的噪聲不是丟失了信息嗎？答案是信息似乎在時域中丟失了。然而，通過適當選擇噪聲信號以及信號處理技術，我們可以重建原始信息。一種解決方案是減色抖動。在這種情況下，將圖 5 中的基本圖修改為下圖（圖 6）。
圖 6.減法抖動圖。圖片由Analog Devices提供
在減法方法中，引入輸入的噪聲以相反的極性添加到輸出，從而將系統輸出端的凈抖動噪聲歸零。在通信系統中使用的另一種有趣的技術是使用頻率成分在所需信號帶寬之外的窄帶噪聲。幾百 kHz 的小帶寬對于抖動信號通常就足夠了。帶外噪聲的兩個可能位置是直流附近或略低于奈奎斯特頻率（f s /2，其中 f s 是采樣頻率）。在可用于抖動目的的大多數通信系統中不使用這兩個頻率區之一。在這種情況下，可以很容易地在輸出端濾除抖動。
玩我們假設的 ADC
讓我們使用圖 1 中的傳遞函數來研究這種技術。為此，我們向該 ADC 應用幅度為 2 LSB 和 DC 值為 7.5 LSB 的 1.11 kHz 正弦波。這樣的輸入會執行 ADC 的中檔代碼。從略高于 0 Hz 到 30 kHz 范圍的輸出頻譜如圖 7 所示。
圖 7. 1.11 kHz 正弦波的另一個示例圖，其頻譜范圍略高于 0 Hz 至 30 kHz [單擊圖像放大]。
對于這個特定的輸入，有幾個不同的諧波分量，但主要的仍然是二次諧波。將值轉換為分貝，我們發現 SFDR 為 17.47 dBc。為了產生抖動信號，我們可以使用 Matlab 的“randn”函數來產生具有 2 LSB RMS（均方根）的寬帶高斯噪聲。應用以 1.94 MHz 為中心的通帶為 100 kHz 的帶通濾波器，寬帶噪聲被轉換為略低于 f s /2的窄帶抖動。抖動信號的頻譜如下圖 8 所示。
圖 8. 抖動信號的示例頻譜 [單擊圖像放大]。
由于抖動信號是原始噪聲的帶限版本，我們可以使用以下等式來確定抖動信號的方差：
V a r i a n c e o of D i t h e r = F i l t e r B and w i d w i d t h f s / 2 × No i s e方差_ _ _ _ _ _ _ _ Variance of Dither=Filter Bandwidthfs/2×Noise Variance
代入數字，我們得到：
Va r i a n c e of D i t h e r = 100 k H z 2 M H z _ _× 4 = 0.2Variance of Dither=100 kHz2 MHz×4=0.2
取該值的平方根，抖動信號的 RMS 為 0.45 LSB。抖動的峰峰值可以估計為 6.60.45 = 2.97 LSB（RMS 高斯噪聲乘以 6.6 轉換為峰峰值）。請注意，抖動的峰峰值足夠小，不會過度驅動 ADC。應用抖動后，我們獲得以下輸出頻譜（圖 9）。
圖 9. 應用抖動 RMS 后的輸出頻譜 [單擊圖像放大]。
可以看出，諧波被顯著抑制。將值轉換為分貝，我們獲得 27.9 dBc 的 SFDR，與未抖動情況相比提高了 10.43 dB。抖動通過將信號雜散散布到本底噪聲中來抑制諧波分量。
真實世界 ADC 的測試結果——ADC3424
下面的圖 10 顯示了ADC3424 對于 70 MHz 輸入的輸出頻譜。
圖 10. 70 MHz 輸入時 ADC3424 的輸出頻譜。圖片由德州儀器提供
ADC3424 提供抖動功能作為內部特性。關閉內部抖動后，SFDR 為 91 dBc。然而，隨著內部抖動被激活，雜散擴散到本底噪聲中，并且 SFDR 增加到 99 dBc。
抖動技術限制
可顯著改善 ADC SFDR 的適當抖動級別取決于特定 ADC 的架構和其他屬性。SFDR 的改善還取決于輸入信號的幅度以及抖動的幅度。還應注意，超過一定的噪聲水平，SFDR 可能不會顯著改善。 以Analog Devices 的AD6645為例。該設備使用多級架構。對于這種類型的 ADC 架構，DNL 誤差具有重復模式，并且當輸入掃過 ADC 輸入范圍時，DNL 圖中有一些尖峰。下面的圖 11 顯示了 AD6645 在其一小部分輸入范圍內的 DNL 圖。
圖 11. AD6645 在其一小部分輸入范圍內的 DNL 圖。圖片由Analog Devices提供
對于 AD6645，尖峰每 512 個 LSB 出現。經實驗發現適合此特定 ADC 的抖動電平為 1024 LSB 峰峰值或 155 LSB RMS。應用更大的抖動不會顯著改善 AD6645 的 SFDR。對于這個 ADC，抖動的峰峰值等于兩個 DNL 尖峰之間代碼距離的兩倍。但是，我們不能斷定這是所有多級 ADC 的一般規則。
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯系小編進行處理。
推薦閱讀：
