【導讀】在當今高科技飛速發(fā)展的時代，先進SoC、FPGA及微處理器在各類電子設備中扮演著核心角色。然而，隨著這些芯片集成度的不斷提升，其功耗問題日益凸顯，尤其是對低電壓、大電流電源解決方案的需求愈發(fā)迫切。例如，DDR內存、處理器內核及I/O設備等關鍵組件，均需要穩(wěn)定且精準的低壓電源供電。與此同時，為了確保系統(tǒng)的可靠運行，對電壓、電流和溫度等關鍵參數(shù)的實時監(jiān)測也變得至關重要。本文將深入探討一種創(chuàng)新的雙相降壓型穩(wěn)壓器設計，該設計集成了先進的數(shù)字電源系統(tǒng)管理功能，旨在滿足現(xiàn)代電子設備對電源解決方案的嚴苛要求。
摘要
在當今高科技飛速發(fā)展的時代，先進SoC、FPGA及微處理器在各類電子設備中扮演著核心角色。然而，隨著這些芯片集成度的不斷提升，其功耗問題日益凸顯，尤其是對低電壓、大電流電源解決方案的需求愈發(fā)迫切。例如，DDR內存、處理器內核及I/O設備等關鍵組件，均需要穩(wěn)定且精準的低壓電源供電。與此同時，為了確保系統(tǒng)的可靠運行，對電壓、電流和溫度等關鍵參數(shù)的實時監(jiān)測也變得至關重要。本文將深入探討一種創(chuàng)新的雙相降壓型穩(wěn)壓器設計，該設計集成了先進的數(shù)字電源系統(tǒng)管理功能，旨在滿足現(xiàn)代電子設備對電源解決方案的嚴苛要求。
引言
如今，工業(yè)、汽車、服務器、電信和數(shù)據(jù)通信應用都需要先進的片上系統(tǒng)(SoC)、FPGA和微處理器解決方案。這些解決方案需要多個低壓電源，包括1.1 V（用于DDR）、0.8 V（用于內核）和3.3 V/1.8 V（用于I/O設備）。隨著半導體集成度不斷提高，微處理器的耗電量越來越大，因此需要更大的供電電流。
同時，市場對采用FPGA或微處理器的遙測技術表現(xiàn)出強勁需求。這類技術能夠監(jiān)測電壓、電流、溫度和其他設備參數(shù)。為了簡化設計方案，集成I2C/PMBus?的模擬電源IC可以監(jiān)測這些關鍵參數(shù)并控制遙測。
因此，電源解決方案必須與I2C/PMBus集成，以支持遙測回讀和穩(wěn)壓器編程，同時實現(xiàn)更大電流能力、更高效率和出色的抗電磁干擾(EMI)性能。擁有高性能且滿足這些要求的多相器件正變得越來越受青睞。本文將介紹一款雙相降壓型穩(wěn)壓器的一些設計思路。這款穩(wěn)壓器的兩個通道可以提供總計高達40 A的連續(xù)電流，每個通道支持高達30 A的負載。它還集成了數(shù)字電源系統(tǒng)管理功能，支持通過符合PMBus/I2C標準的串行接口進行編程和遙測。設計時務必審慎考量并達成尺寸、效率、環(huán)路穩(wěn)定性和瞬態(tài)響應等方面的目標。
為什么效率很重要
假設一個應用需要從12 V電源獲得1 V、30 A的低電壓、大電流輸出，且效率為80%，則總損耗將達到7.5 W。這些損耗會變成熱量，導致IC和電感的溫度上升。數(shù)據(jù)中心的環(huán)境溫度通常高于室溫，額外的損耗會使IC的溫度進一步升高，從而更接近IC的熱關斷限值（通常為150°C）。對于負載點(POL)應用，這類問題尤為關鍵，因為DC-DC轉換器往往非常靠近高發(fā)熱量的微處理器。
接下來，我們將說明幾種提高低電壓、大電流器件效率的方法。
SW節(jié)點處的PCB走線
在之前版本的雙相器件演示板設計中，第1相和第2相中的電感相對而置，如圖1所示。如果電感以此特定方向放置，EMI性能會更好。這種方式的缺點是開關(SW)節(jié)點會有相對較長的走線，導致PCB走線損耗更大，尤其是在重負載條件下，因為導通損耗與電流值的平方成正比(P = I2R)。
圖1.第一版電路板布局：通道1和通道2電感相對而置。EMI更好，但損耗更大。
圖2所示為20 A負載條件下的熱圖像。開關節(jié)點溫度非常高，其溫升幾乎與IC相同。適當?shù)脑O計可以改善PCB走線所引起的損耗。
圖2.室溫下12 VIN、0.6 VOUT、20 A負載的熱圖像
在圖3所示的測試設置中，我們對PCB進行了切割處理，并移動通道1電感，使之更靠近IC，從而縮短SW節(jié)點走線。
圖3.移動電感以更靠近IC
根據(jù)PCB走線的銅厚度和長度，SW節(jié)點的直流電阻為：
其中：
總損耗為：
其中：
在20 A負載條件下，SW節(jié)點產(chǎn)生的預期損耗為：
縮短SW走線L = 0.3 cm后，改進的損耗為：
計算得出的預期損耗改善幅度為：
圖4顯示了基于測試結果的效率改進情況。在20 A和30 A負載條件下，損耗改善幅度分別為0.22 W和0.53 W。
圖4.12 VIN、0.6 VOUT、1 MHz Ch1 FCM VBIAS = 5 V下的效率改進情況
當負載提高時，效率差異會更大，意味著此PCB走線的導通損耗(P = I2R)將占主導地位。在滿負載條件下，效率可提升1.5%。電感無法如此靠近IC，因此在第二版的電路板布局中，電感旋轉90°以面向IC，從而縮短SW走線長度，如圖5所示。
圖5.第二版電路板布局：通道1和通道2電感面向IC，效率更高，EMI相對較差。
增加CIN以抑制VIN振鈴。
在我們的研究中，輸入電容對低電壓和大電流應用的效率與穩(wěn)定性也有很大影響。工程師常常忽視輸入電容設計的重要性，憑以往經(jīng)驗來布置輸入電容。有時候，受PCB方案總尺寸限制，工程師布置的輸入電容可能不足，導致電路不穩(wěn)定和更多損耗。
圖6.輸入電容框圖
圖6（從左到右）顯示了用于熱插拔和抑制浪涌電流的電解電容，大陶瓷電容（通常為1210或1206尺寸）用于減少輸入電流紋波，而小陶瓷電容（0402或0201尺寸）用于減少高頻紋波。除此之外，Silent Switcher? 2技術會將一對電容嵌入封裝中，以進一步減少SW高頻噪聲和過沖。圖6右側圖片顯示了兩個1206陶瓷電容（黃色）、四個0402封裝外陶瓷電容（藍色），外加四個采用去封裝技術的0402封裝內電容（紅色）。封裝中裸片上方刻蝕一個孔，以暴露襯底上的封裝內電容。
使用探頭對這些輸入電容和開關節(jié)點進行探測，觀察不同輸入電容組合的行為。
表1.CIN組合
然而，其代價是IC的最大工作溫度范圍從150°C (X8L)降低到125°C (X7R)。有時候，IC的最大溫度是一個重要考慮因素，因為許多應用（如數(shù)據(jù)中心）的環(huán)境溫度超過70°C。工程師需要注意這些情況，因為如果選擇X7R封裝內電容，最大溫度可能會超過工作范圍。
更大的CIN不僅會改善開關的穩(wěn)定性，還有助于提升效率。圖8顯示，如果添加足夠的輸入電容，效率將提高約1.4%，損耗降低0.3 W。輸入端的振鈴和壓降會導致開關損耗增加。8個1206尺寸的電容與2個1210尺寸的電容具有相似的效率，因此在這種情況下，理想的CIN選擇將是2個22 μF的1210尺寸電容。
對于輸入電容的選擇，由于陶瓷電容具有較大的直流額定范圍，因此工程師還應注意直流降額。例如，比較12 V下1206和1210電容的直流降額，1206尺寸電容的降額更嚴重。表2列出了兩個Murata電容作為示例。因此，建議使用1210尺寸電容作為低電壓、大電流電源的輸入。
圖7.輸入紋波和SW波形：小CIN組合（上）；大CIN組合（下）。
如果總輸入電容較小（圖7上方波形），在重負載條件下，SW節(jié)點波形會出現(xiàn)較大的振鈴。這是因為當頂部開關導通時，大部分電流將是從輸入電容中拉出。總電荷 = 電容 x 電壓(Q = CV)。因此，如果電容較小，CIN將會有較大的壓降。CIN與輸入走線和IC封裝的寄生電感將形成LC諧振電路，導致開關節(jié)點處出現(xiàn)振鈴。大電壓降也會導致SW失真和不穩(wěn)定，在小脈沖后面跟隨一個大脈沖。
如果增加輸入電容以抑制振鈴，可以改善開關的不穩(wěn)定性。相較于小CIN組合，大CIN組合的總電容值翻倍。CIN越接近開關的頂部，改善幅度就越大。因此，最好增加封裝內電容的值。在我們的案例中，兩個0.1 μF（0402、X8L）電容增加到0.22 μF（0402、X7R）（見表1）后，開關變得穩(wěn)定（見圖7的下方波形）。
圖8.不同CIN下效率和損耗與負載電流的關系
表2.Murata電容比較
SIMPLIS仿真是一個有用的工具，可幫助工程師更好地確定CIN的最優(yōu)值。圖9顯示了一個降壓型穩(wěn)壓器，標出了沿電源走線的寄生電感估計值。輸入電容已根據(jù)12 V輸入電壓下陶瓷電容的直流降額進行了調整。如果輸入電容翻倍，從2x70 nF增加到2x140 nF，振鈴會得到改善（見圖10）。
圖9.SIMPLIS仿真原理圖
結語
本文重點討論低電壓、大電流電源設計，介紹了兩種方法來提高重負載條件下的效率。根據(jù)PCB上開關節(jié)點的熱點（其溫升幾乎與IC相同），我們建議改變電感的方向，縮短開關節(jié)點的走線長度，從而降低損耗。輸入電容的設計非常重要，但也容易被忽視。輸入電容不足將導致電源不穩(wěn)定且效率低下。在低電壓、大電流電源的設計中，應用工程師需要特別注意輸入電容的平衡。
圖10.仿真結果（上：CIN = 2× 70 nF；下：CIN = 2× 140 nF)
推薦閱讀：
官宣！羅克韋爾自動化與Lucid深化合作，共建沙特首個電動汽車“智慧工廠”
算力與實時性雙突破！兆易創(chuàng)新發(fā)布GD32H7系列MCU，覆蓋更廣泛高性能應用
低功耗與高可靠兼得！Cadence與微軟攜手，共推面向未來AI的基礎設施內存技術
