中心議題：
- 討論輻射發射產生的原因
- 詳細描述解決高速電路輻射發射超標的過程
解決方案：
- 使中頻板停止工作，排除中頻板產生干擾的可能
- 使用SDRAM_CLK0作為SDRAM工作時鐘
- 采用關斷干擾源 、減小高頻電流幅度解決輻射發射超標問題
問題的提出
通信技術的發展要求器件的速度愈來愈高，由此引起的電磁兼容問題就更加嚴重。本文以無線寬帶接入系統的終端用戶單元（SU）為例，來探討通信產品的輻射發射超標問題。
無線寬帶接入系統的終端用戶單元由860小系統、8240小系統、FPGA(現場可編程門陣列)和基帶中頻單元組成，其中860小系統、8240小系統和FPGA電路在一塊PCB（印刷電路板）上，稱為網絡接口板；基帶中頻電路單獨為一塊PCB，稱為基帶中頻板。二者通過插座相連，傳遞信號和電源。設備外殼為注塑殼體，內層沒有噴涂導電漆。筆者對該產品輻射發射指標進行了測試。
測試環境為電波暗室，測試設備為寬帶天線、頻譜分析儀和信號放大器，天線可以在1 m與4 m高度范圍內升降，被測產品放置在一個可360°旋轉的平臺上，距離天線3 m。測量時轉動平臺，升降天線找到最大干擾，天線測量取水平和垂直兩種極化。
按照接入設備的電磁兼容(EMC)測試要求，設備上電正常運行，測試儀器在30～1 000 MHz的頻率范圍內進行掃描，其中在30～230 MHz頻率范圍內要求電磁干擾（EMI）的準峰值低于40 dBuV/m，在230～1000 MHz頻率范圍內，EMI的準峰值低于47 dBuV/m。測試的結果是：在垂直方向上，412.5 MHz處超標4.08 dB，577.5 MHz處超標3.5 dB；在水平方向上，577.5 MHz處超標7.9 dB，參見圖1。
考慮到中頻板上有調制解調電路，其載波頻率比較高(為349 MHz)，為此將中頻板的5 V和3.3 V工作電源斷開，使中頻板停止工作。再測試設備的電磁干擾時，仍然在上述兩個頻點處有超標，因而可以排除中頻板產生上述頻點干擾的可能。
原因分析
任何電磁兼容性問題都包含3個要素，即干擾源、敏感源和耦合路徑，這3個要素中缺少一個，電磁兼容問題就不會存在。因此，在解決電磁兼容問題時，也要從這3個要素著手進行分析，再根據具體情況，采取適當的措施消除其中的一個。
首先從干擾源開始分析。在通信產品中，電路的工作時鐘越來越高，信號的上升/下降沿越來越陡，由此帶來的電磁兼容問題也愈加尖銳。數字電路的電磁兼容設計中要考慮的是數字脈沖的上升沿和下降沿決定的頻帶寬，而不是數字脈沖的重復頻率。根據經驗公式，計算EMI發射帶寬的公式可以表示為：
f＝0.35／Tr (1)
其中，f是頻率(單位是GHz)，Tr是信號上升/下降時間(單位是ns)。由此不難看出，一個具有2 ns上升沿的時鐘信號輻射能量的帶寬可達160 MHz，其輻射帶寬可達10倍頻，即1.6 GHz。
在電工學中，周期電流、電壓、信號等都可以用一個周期信號來表示，即f(t)＝f(t＋kT)，T為周期函數的周期。如果給定的周期函數同時有滿足狄里赫利條件，則可以將其展開成付立葉級數：
將第1項A0稱為直流分量，第2項稱為一次諧波(或基波分量)，其他各項統稱為高次諧波，即2次、3次、4次……k次諧波。一個理想的方波信號包含了豐富的諧波分量。在實際的數字電路中，方波并不是理想的，它有一定的上升和下降時間。方波頻譜包絡線的衰減率不僅與方波的頻率有關，而且還與方波脈沖的持續時間有關。方波脈沖的持續時間越短，高次諧波的干擾幅度越大。
因為終端網絡接口板上沒有412.5 MHz和577.5 MHz這兩個頻率信號，所以懷疑這兩個頻點可能是某些頻率信號的諧波分量。高速電路中，時鐘電流是第一輻射源。筆者對終端網絡接口板上的各時鐘信號進行了統計，如表1所示。
通過粗略計算，412.5 MHz信號近似等于83.3 MHz的5次諧波(83.3×5＝416.5 MHz)，而577.5 MHz近似等于83.3 MHz的7次諧波(83.3×7＝583.1 MHz)。
圖2所示為8240時鐘信號的產生原理圖。8240外部有源晶振產生33 MHz的振蕩頻率，送入8240芯片，經內部PLL(鎖相環)鎖相倍頻，輸出83.3 MHz頻率，作為SDRAM(同步動態隨機讀寫存儲器)的工作時鐘，8240有4個引腳可以同時送出該83.3 MHz的時鐘：SDRAM_CLK0～SDRAM_CLK3，而且可以在8240內部寄存器中設置開關。該單板在電路設計時，使用SDRAM_CLK0作為SDRAM工作時鐘，另一路SDRAM_CLK3送至一測試點，方便調試時測量時鐘信號，其余2路設置為關閉狀態，不對外輸出時鐘。
初步試驗
為了證實412.5 MHz和577.5 MHz這兩個干擾頻點是83.3 MHz時鐘所致，筆者先嘗試將8240的PLL配置電路取消，即8240鎖相環不工作，不對外輸出83.3 MHz時鐘，再進入電波暗室測試。結果發現，在30～1 000 MHz的掃描頻段中無超標頻點，獲得的測試曲線都在標準規定的準峰值以下。因此，可以判斷干擾源就是8240輸出的83.3 MHz時鐘信號。
干擾源雖然定位了，但系統在實際應用中83.3 MHz時鐘是必須要輸出的，接下來的問題就是如何解決83.3 MHz時鐘引起的EMI問題。因為電路的結構方案已經確定，想要去掉敏感源，難度太大，因此重點要從尋找干擾耦合路徑入手。
在通信產品中，通常輻射的根源在其數字電路部分，而數字電路的輻射按其方式可分為差模輻射和共模輻射：差模輻射是由于電流流過電路中的導線環路造成的，這些環路相當于正在工作的小天線，向空間輻射磁場，差模輻射與環路電流和環面積成正比，與電流頻率的平方成正比；共模輻射是由于電路中存在不希望的電壓造成的，此電壓降使系統中某些部分處于高電位的共模電壓下，PCB板上的信號線在共模電壓的作用下被激勵，形成輻射電場的天線輻射與頻率、天線長度及流經天線的共模電流的幅度成正比。
解決方法
了解了輻射發射的機理后，可采取以下措施進行解決：
a.關斷干擾源
在單板的表層有一測試孔，就是圖2中的SDRAM_CLK3信號，頻率為83.3 MHz，作為調試中測量時鐘信號所用。因為該信號屬于無負載形式，而且頻率比較高，在物理上可以等效于一個天線，向空間輻射高頻電磁波，該電磁波包含了83.3 MHz的高次諧波。
筆者修改8240控制寄存器，將SDRAM_CLK3信號屏蔽，不對外輸出83.3 MHz時鐘，再次進行EMI測試，結果577.5 MHz在垂直和水平方向上均沒有超標，412.5 MHz在垂直方向有3.85 dB的裕量，在水平方向有0.25 dB的裕量。這說明該測試點的輻射效應還是很強烈的，關閉該測試點也是有效的。 (2)減小地噪聲。
上述測試結果的前提條件是基帶中頻板沒有加電運行。實際應用時，中頻板也應處于工作狀態。在恢復給中頻板的供電后，測試結果立刻變化：412.5 MHz點在水平方向超標4.21 dB，在垂直方向超標4.51 dB；而577.5 MHz在水平方向超標5 dB，垂直方向無超標。
對中頻板單獨進行測試，未發現以上2處超標頻點。利用直流穩壓源對單板測試，在這2點仍然存在干擾，排除了電源單體引發干擾的可能。這一現象表明，隨著中頻板的工作，電源的工作電流增大，地噪聲引起的共模干擾增強，83.3 MHz的諧波通過地噪聲增大了輻射強度。
筆者用高速示波器測量出網絡接口板的工作地噪聲(Vp-p)為96 mV，中頻板工作后，噪聲增至130 mV以上。此測量方法可能存在偏差，但總體的趨勢是2塊單板同時工作后，的確增加了地線噪聲，對EMI有一定的影響，只不過影響是有限的。
在PCB布線時，筆者已經考慮到了高速信號線的EMI問題，因此一些關鍵信號線、高速時鐘線均在PCB內層布線，夾在電源層和地層之間，應該說屏蔽措施是比較可靠的。進一步還可以考慮在83.3 MHz時鐘線兩側采取"包地"的方法，用兩根平行的地線將該時鐘線包裹起來，可以在一定程度上減小EMI發射。
b.減小高頻電流幅度
在高速電路中，PCB線和集成電路的引腳上都不同程度地存在寄生電阻、寄生電容和寄生電感，在不同的頻率下呈現不同的阻抗特性，從信號完整性的角度來看，串聯阻抗匹配能夠有效抑制信號反射和振蕩，而這兩者恰恰是EMI的主要來源。
83.3 MHz的時鐘線是否因為線路阻抗匹配不當，在線路上引起信號反射而導致EMI超標呢？在單板的設計階段，筆者使用Cadence公司的SI(信號完整性)仿真工具Signal Explore，對關鍵信號的串聯匹配電阻進行了細致的仿真，選擇51R匹配電阻，較好地抑制了時鐘信號的過沖和振蕩，從而最大程度地限制了EMI發射強度。選擇阻值更大的匹配電阻固然可以將信號過沖壓制得更低一些，同時EMI發射也將因此改善，但此舉會引起信號上升/下降沿變緩，嚴重時會導致系統時序出錯，引發一系列SI問題。因此，對匹配電阻的選擇要適可而止，須兼顧信號質量和時序的雙重需要。
至此，從電路設計上暫時還沒有更好的改進辦法。在結構工程師的協助下，將終端單元使用的注塑殼體內表面噴涂導電漆，對輻射電磁波進行屏蔽，網絡接口板和基帶中頻板均加電運行，再次測試的結果如圖3所示。從圖3可見，在30～1 000 MHz的頻段內，沒有超標頻點，筆者最關心的412.5 MHz在垂直方向有10.49 dB的裕量，577.5 MHz在垂直方向有6.9 dB的裕量。由此可見，在水平方向有2.1 dB的裕量，屏蔽的效果比預期的要好。根據經驗，噴涂導電漆前后的信號衰減一般在2～3 dB，而這次試驗的結果衰減了將近10 dB！
結論
筆者一直負責通信產品的電磁兼容性能的測試并作相應的解決方法的研究，曾先后對終端網絡接入單元和基站接入單元進行了多項電磁兼容測試。在所有的測試項目中，最難通過、也最難解決的就是輻射發射指標超標的問題。
難點之一是尋找干擾源。大多來自高速時鐘信號的高次諧波，尤其是奇次諧波：3、5、7、9次，像本文提到的就是5次和7次諧波。與此同時，還要排除其他成分的干擾可能，如筆者分別對中頻板和電源單體進行測試，逐一排除，最終將干擾源定位在83.3 MHz時鐘源上。
難點之二是干擾源定位后，對策也很難選擇。首先從輻射產生的機理，尋找最有可能產生天線效應的信號線，像本文描述的表層測試孔。最有效的方法就是切斷輻射路徑，使之不能成為良好的發射天線。
信號線的阻抗匹配不當引發的信號反射和振蕩也是EMI的重要原因，最佳方法是在設計階段對信號進行嚴格細致的仿真，從信號完整性的角度首先解決之。
能夠從電路設計方面最大限度地抑制EMI是最好的，實在無能為力的情況下應該考慮從結構工藝方面著手，增加屏蔽措施，本文提到的注塑殼體內層表面噴涂導電漆對EMI的抑制效果是顯而易見的。
