- 智能天線實驗平臺的研究概況
- 實用的智能天線實驗平臺方案
- 從天線陣列單元接收射頻信號
- 通過McBSP送到AGC控制電路產生各通道的AGC電壓
近年來大量的研究表明,智能天線可以在以下方面提高未來移動通信系統的性能[1]:(1)擴大系統的覆蓋區域;(2)提高系統容量;(3)提高頻譜利用率;(4)減少信號間干擾(如同信道干擾、多址干擾和多徑干擾等);(5)降低基站發射功率,減少電磁環境污染。
智能天線最初以自適應天線的形式廣泛應用于雷達、聲納及軍事通信領域。由于價格等因素一直未能普及到其他通信領域。近二十年來,移動通信事業飛速發展,移動通信用戶呈爆炸性增長,通信資源匱乏日益嚴重,通信容量不足、通信質量下降等成為亟待解決的問題。如何消除同信道干擾、多址干擾與多徑衰落的影響成為提高無線通信系統性能考慮的主要因素。自二十世紀80年代開始,即第一代蜂窩移動通信系統開始,人們便開始探討利用自適應天線消除同信道干擾和多徑衰落的影響、獲得多徑分集增益。
到二十世紀90年代初,這一思路發展為智能天線的概念;二十世紀90年代末,隨著軟件無線電技術的發展,人們進一步提出了軟件天線的概念。近年來,由于數字信號處理技術的迅速發展,數字信號處理芯片處理能力不斷提高,使利用數字技術在基帶進行波束成形成為可能,由此代替了以往在射頻段利用模擬電路進行波束成形的方法,而且天線系統更加可靠和靈活。由于數字信號處理芯片的價格和性能已為現代通信系統所接受,智能天線技術的研究開始從軍事領域向民用移動通信領域轉移,智能天線技術在移動通信中的應用研究迅速發展并顯示出了巨大的潛力。
2智能天線實驗平臺的研究概況
目前智能天線的研究主要沿著以下幾個方向開展[1]:一是研究智能天線對現代移動通信系統的作用,利用仿真或理論研究的方法探討應用智能天線對移動通信系統的抗干擾能力、系統容量、抗多徑衰落能力的改善;二是智能天線基礎理論的研究,主要研究智能天線的控制算法,利用理論和仿真的方法,結合具體的移動通信系統,研究快速高性能的智能天線新算法;三是建立智能天線硬件實驗平臺(測試床),在實際的電磁環境下測試各種天線陣列、智能天線控制算法的性能,以確定智能天線的解決方案,并著手解決智能天線實用化的技術問題(如陣列單元的互耦、各單元通道不一致性的實時校準技術等)。
要使智能天線技術在移動通信領域得到應用,單靠理論和仿真研究是不夠的。智能天線硬件實驗平臺是研究智能天線技術強有力的手段。世界各國都十分重視智能天線實驗平臺的建設2~4。目前,實驗平臺大都采用基帶上實現數字波束合成技術的方案,即上行接收時每個天線陣列單元輸出下變頻到中頻,然后進行模擬的正交檢測(I/Q檢測),對模擬的I/Q信號數字化后進行數字波束成形(DBF);下行發射時在數字波束成形器中形成各天線單元的數字基帶信號(數字化I/Q信號),經D/A變換后形成模擬I/Q信號,然后進行I/Q調制和上變頻,再送到天線單元輻射。這樣的方案對A/D、D/A和數字信號處理芯片的要求比較低,使用目前的技術容易實現。數字波束成形器和自適應控制采用FPGA、DSP芯片或計算機實現。
歐洲通信委員會在RACE計劃中實施了一項稱為TSUNAMI的智能天線技術研究項目,建立一個智能天線測試床,由8個陣元分別組成直線形、圓形和平面形陣列。陣元間距可調,工作頻率1.89GHz,數字波束成形采用ERA公司的專用ASIC芯片DBF1108、TMS320C40DSP芯片作為中央控制。
日本ATR光電通信研究所研究用于衛星通信的多波束智能天線,采用4×4平面微帶天線方陣,工作頻率1.545GHz,天線數字信號處理部分由10片FPGA完成。
[page]
美國奧斯汀德州大學GuanghanXu教授帶領的電子工程研究實驗室分別建立工作在1.5GHz、900MHz和1.8GHz的智能天線試驗床(Testbed)。其中900MHz的智能天線為相距半波長的八單元微帶天線陣,陣列為均勻直線陣。智能天線控制單元是Sparc10工作站,帶有8GB的硬盤和96MB的RAM,A/D的采樣速率為5MHz,而D/A的采樣速率為2.5MHz,A/D和D/A的數據由工作站通過兩個速度為40Mbps的I/O口進行讀寫;1.8GHz的智能天線也采用8個微帶天線作為陣列單元,排列成均勻直線陣,用一臺PC機控制一塊帶有兩片AnalogDevices公司的SHARC20160浮點DSP的DSP板作為智能天線的控制單元,其結構與900MHz的結構相似,只是每一通道的A/D與D/A是以總線方式與DSP板交換數據,A/D采樣速率為3.072MHz。
清華大學馮正和教授領導的智能天線課題組也完成了一個智能天線的實驗平臺,采用嵌入式和總線結構,并進行了大量實驗。
隨著軟件無線電技術的發展,智能天線已經可以在軟件無線電平臺上實現[5~6]。現代的軟件無線電設備提供了對智能天線技術的支持,如頻譜信號處理有限公司開發的SDR-3000軟件無線電平臺,它包含FlexCommTM1-3100轉換模塊、PRO-3100可編程I/O模塊、PRO-3500基帶處理模塊,分別實現數模變換、通道化和預處理、基帶處理功能。組成智能天線系統時,陣列單元接到相參射頻收發器,這些收發器使用公共的基準信號和本振信號進行相參操作,保持信號間的相位關系;中頻信號接到多個轉換模塊,同時還有一個10MHz的基準信號和一個時間戳輸入到轉換模塊,保證模數、數模轉換的相參關系;變換后的數據在多個I/O模塊進行信道化,然后在基帶處理模塊實現數字波束成形和信號的調制解調;為保證信道化操作和波束成形時各通道的相參操作,進出I/O模塊的信號都打上時間戳標記。
3一個實用的智能天線實驗平臺方案
為了開展智能天線技術研究,結合實際情況,筆者設計了一個基于TI公司TMS320C6701數字信號處理器的智能天線實驗平臺。該平臺采用8單元天線陣列,工作頻率為2.4GHz,采樣速率為1.5MHz,采用TI公司的TMS320C6701EVM作為數字波束成形和控制算法實現單元,用于在實際信號環境下智能天線控制算法測試、MIMO技術研究和其他陣列信號處理技術的研究。實驗平臺的上行通道如圖1所示,下行通道如圖3所示。
試驗平臺的波束成形和控制算法采用TI公司的TMS320C6701EVM(評估板)實現。TMS6701是一種新型的浮點DSP芯片,內部集成了2個乘法器和6個算術運算單元,采用VelociTI超長指令字(VLIW)結構,一條指令字(256bit)組合了8條32位指令,可在一個時鐘周期內并行執行8條指令,峰值運算能力為1336MIPS,對于單精度運算可達1GFLOPS,對于雙精度運算可達250MFLOPS。
TMS320C6701EVM是TI公司為方便用戶開發、分析、試驗C6x系列數字信號處理算法和應用的一個目標平臺。它帶有1個64K×32位SBRAM、2個1M×32位SDRAM、16位聲頻雙聲道A/D和D/A變換器,同時帶有PCI接口,可直接插在PC機的PCI插槽,通過PCI接口,計算機可以上載程序和直接實時訪問評估板上的資源。采用TMS320C6701EVM評估板進行智能天線波束成形和控制,可以極大地方便智能天線試驗平臺的實現。
3.1上行通道
圖1給出了智能天線試驗平臺上行通道的方框圖。從天線陣列單元接收的射頻信號經過MAX2644低噪聲放大器(LNA)放大后進入MAX2701零中頻I/Q解調器進行I/Q解調,各通道I/Q解調器所需的本振信號由一個公共的信號源提供,以保證各通道的相位關系;解調出的基帶I/Q信號由TI公司的A/D轉換器THS1206變成數字信號。同樣,為保證A/D變換后各通道的相位關系保持不變,各路A/D變換采用統一的采樣時鐘。為簡化電路設計,筆者用C6701DSP上的定時器為各路A/D變換器提供統一時鐘;各通道的數字化基帶信號通過C6701EVM評估板的子卡接口(EMIF總線)輸入到TMS320C6701數字信號處理器,在C6701實現數字波束成形和智能天線算法,C6701EVM評估板插在計算機的PCI總線上,計算機通過PCI總線分析顯示陣列合成結果并實時監測接收信號。與此同時,C6701EVM產生AGC控制信號,通過McBSP送到AGC控制電路產生各通道的AGC電壓,控制I/Q解調器MAX2701的增益。
[page]3.1.1A/D變換電路
A/D變換電路由TI公司的THS1206實現。這是一片高速四通道12位模數轉換電路。四個通道可以用同一時鐘同時采樣保持,再分別進行A/D變換,從而保持各通道信號的相位關系。當只用一個通道時,最高變換速率為6MSPS;作雙通道使用時為3MSPS;當四通道同時使用為1.5MSPS。片上帶有16字12位的FIFO,使A/D變換數據可以整批傳送,實現高速數據傳輸。這一特性使它適于多通道I/Q信號的變換。在本智能天線平臺中采用四片THS1206,實現八元天線陣列基帶信號的1.5MSPS A/D變換,也很容易配置成四元天線陣列3MSPS的A/D變換或二元天線陣列6MSPS的A/D變換。
THS1206內部的FIFO安排成環形,采用讀取點、寫入點和觸發點控制讀寫操作,如圖2所示。芯片的轉換時鐘CONV_CLK控制采樣保持和A/D變換,CONV_CLK讓四個通道的信號同時采樣保持,然后分別轉換為數字信號并自動順序寫入FIFO,同時FIFO的寫入點向前移動,指示下一個寫入點;當FIFO內的數據達到預定的觸發深度時,發出數據就緒信號DATSA_AV發出,DSP讀取轉換數據,同時清除DATA_AV信號,讀取點和觸發點向前移動。芯片的工作方式由兩個寄存器控制,通過寫寄存器,可以選擇使用通道、工作模式、FIFO觸發深度、DATA_AV的極性與觸發方式等。
THS1206可以與C6701直接接口。在本智能天線實驗平臺中,四個THS1206芯片的RD、WR、CS0和DATA分別接C6701EVM子卡接口的ARE、AWE、CE1和數據總線的D0-D11,THS1206的CS1分別接C6701不同的地址線,而DATA_AV分別接C6701不同的中斷輸入,所有THS1206的轉換時鐘CONV_CLK由定時器0輸出TOUT0統一提供。
3.1.2上行射頻通道
上行射頻通道由MAX2644低噪聲放大器(LNA)和MAX2701零中頻I/Q解調器組成。MAX2644工作于2.4GHz,噪聲系數2dB,提供16dB的增益。MAX2701是工作在2.1-2.5GHz的高線性直接正交下變頻器,利用外部提供的本振信號(LO),直接把2.4GHz的信號解調為基帶的I/Q信號,3dB基帶帶寬大于56MHz,全通道總增益大于110dB,AGC控制范圍大于60dB。由于采用零中頻結構,不需要中頻濾波器和下變頻到中頻,使射頻通道的結構大為簡化。由于零中頻結構沒有鏡像干擾,對射頻濾波器的要求大為降低。MAX2701由三部分組成:低噪聲放大器、正交下變頻器(I/Q解調)、三級可控增益基帶放大器。進入MAX2701的射頻信號先經過LNA放大,經一個外部的射頻濾波器濾波后由I/Q解調器變為基帶I/Q信號,然后由三級基帶放大器放大,再經外接抗混迭濾波器濾波后輸入到A/D變換電路。
3.2下行通道
圖3給出智能天線實驗平臺下行通道的框圖。待發送數據由計算機通過PCI總線傳給C6701EVM評估板,C6701DSP根據波束成形的需要生成各通道所需的數字基帶I/Q信號;D/A變換器DAC2902把數字基帶I/Q信號變成模擬I/Q信號,為了保持各通道信號的相位關系,各路D/A變換器采用統一的時鐘啟動D/A變換,各路D/A變換器的控制信號由D/A變換控制電路產生;各通道模擬I/Q信號由零中頻I/Q調制器MAX2721上變頻到2.4GHz的射頻信號,經過功率放大器MAX2242放大后送到天線陣列輻射,形成下行波束;各通道I/Q調制器所需的本振信號由統一的信號源產生以保證各通道的相位關系;C6701EVM通過McBSP發送命令到功率控制電路產生控制信號到MAX2721的功率控制端,控制天線陣列的輸出功率。[page]
3.2.1D/A變換電路
D/A變換器采用TI公司的DAC2902實現。DAC2902是雙通道高速數模轉換器,帶有兩個獨立的12位D/A轉換器,變換速度達125MSPS。它的兩個通道對稱性較好,適用于通信上I/Q通道的D/A轉換。DAC2902采用平衡電流輸出,通過外接電阻,滿幅度電流2mA-20mA可調:
IoutFS=32•Vref/Rset
D/A的電流輸出可以驅動負載電阻獲得電壓輸出:
Vout=Iout•Rload=IoutFS•(Code/4906)•Rload
DAC2902兩個D/A通道分別使用兩個獨立的12位并行數據輸入口,并帶有各自的寫信號(WRT1、WRT2)和時鐘(CLK1、CLK2)輸入。WRT的上升沿把數據總線上的數據鎖入內部的輸入鎖存器,在WRT下降沿把數據輸出至DAC鎖存器的輸入端;在CLK的上升沿把該數據鎖存到DAC鎖存器,開始D/A變換。因此DAC2902的D/A轉換由CLK的上升沿觸發。
在本智能天線實驗平臺中,采用8個DAC2902實現八個通道D/A轉換。為了實現各通道的相參操作,各通道DAC2902的CLK信號都由C6701EVM的定時器輸出TOUT0提供,而各通道的WRT信號由數模轉換控制電路通過組合各自D/A通道地址和AWE信號產生:WRT通道i=/￣AWE.地址通道i。DSP把各通道輸出的數據寫入各DAC2902的輸入鎖存器,然后由TOUT0觸發,同時啟動D/A變換。
3.2.2下行射頻通道
下行射頻通道由直接(零中頻)I/Q調制器MAX2721和功率放大器MAX2242組成。MAX2721工作在2.1-2.5GHz,由I/Q調制器、可控增益射頻放大器VGA和預功放(PADriver)組成,輸入I/Q信號把外部輸入的本振信號(LO)進行I/Q調制,調制后經VGA和預功放放大驅動功放MAX2242功率放大,由天線輻射。MAX2721的基帶I/Q輸入信號的3dB帶寬40MHz,載波抑制30dBc,邊帶抑制35dB,VGA增益控制范圍35dB,輸出功率-5dBm。功率放大器MAX2242工作在2.4-2.5GHz,提供28.5dBm功率增益和22.5dBm的線性輸出功率。8個射頻通道LO由同一信號源通過分支器提供,以保證各通道相參操作。
智能天線實驗平臺所用的THS1206、DAC2902、MAX2701、MAX2721、MAX2242和MAX2644,MAXIM和TI公司提供了相應的評估模塊(EVM或Evkit),用于評估對應芯片性能。智能天線實驗平臺可以采用這些評估模塊進行構建,極大地方便了智能天線實驗平臺的實現。
智能天線硬件實驗平臺是研究智能天線技術不可缺少的手段。本智能天線硬件實驗平臺基于新一代的數字信號處理器C6701,采用高速A/D、D/A技術和零中頻射頻I/Q調制解調器,可對智能天線、空時編碼、多進多出技術以及軟件無線電等方面的算法提供實際測試。為簡化電路,筆者在A/D、D/A與DSP接口中沒有采用外接FIFO或雙口RAM的結構,這需要占用DSP的資源。如果采用FIFO或雙口RAM并結合DMA方式,還可以進一步提高實驗平臺的性能。如果采用更高速的A/D變換器,可以更進一步實現中頻段的智能天線技術。
